掺杂原子网络处理单元：迈向具有高容量纳米电子节点的高效神经网络仿真器
机器学习
2021-08-04 v2 硬件体系结构
新兴技术
神经与进化计算
机器学习
摘要
深度神经网络快速增长的计算需求需要新颖的硬件设计。最近，基于电子在硅中掺杂原子网络上的跳跃输运，可调谐的纳米电子器件被开发出来。这些“掺杂原子网络处理单元”(DNPU)具有高能效和潜在极高的吞吐量。通过调整施加到其端子的控制电压，单个DNPU可以解决各种线性不可分的分类问题。然而，由于隐式的单节点架构，使用单个器件存在局限性。本文通过引入DNPU作为高容量神经元，并从单神经元框架转向多神经元框架，提出了一种有前景的神经信息处理新方法。通过在硬件中实现并测试一个小型多DNPU分类器，我们表明，在一个平面上具有同心类的二分类任务上，前馈DNPU网络将单个DNPU的测试准确率从77%提高到94%。此外，受DNPU与忆阻器阵列集成的启发，我们研究了将DNPU与线性层结合使用的潜力。我们通过仿真表明，仅使用10个DNPU的单层MNIST分类器即可实现超过96%的测试准确率。我们的结果为构建具有低延迟和低能耗的原子级信息处理硬件神经网络仿真器铺平了道路。
引用
@article{arxiv.2007.12371,
title = {Dopant Network Processing Units: Towards Efficient Neural-network Emulators with High-capacity Nanoelectronic Nodes},
author = {Hans-Christian Ruiz-Euler and Unai Alegre-Ibarra and Bram van de Ven and Hajo Broersma and Peter A. Bobbert and Wilfred G. van der Wiel},
journal= {arXiv preprint arXiv:2007.12371},
year = {2021}
}
备注
Minor change: replaced the DNPU on Fig. 1 with a clearer schematic