指示型异步阵列乘法器
硬件体系结构
2019-05-17 v1
摘要
乘法是一种重要的算术运算，常见于微处理与数字信号处理应用中，且乘法由乘法器物理实现。本文讨论多种指示型异步阵列乘法器的物理实现，其天生具有弹性与模块化特性，并对时序、工艺与参数变化具有鲁棒性。我们考虑使用32/28nm CMOS工艺物理实现多种指示型异步阵列乘法器。弱指示型阵列乘法器由强指示型或弱指示型全加器，以及用于实现部分积的强指示型二输入AND函数构成。这些乘法器以半定制ASIC设计风格综合，使用标准库单元含一个定制设计的二输入C单元。物理实现考虑了4x4与8x8乘法运算。数据通信采用4相归零（RTZ）与4相归一（RTO）握手协议，数据编码使用延迟不敏感双轨码。在若干弱指示型阵列乘法器中，采用偏置弱指示型全加器与强指示型二输入AND函数的弱指示型阵列乘法器，相对于RTZ与RTO握手的4x4和8x8乘法，具有更低的周期时间与功率-周期时间积。此外，就实现设计指标的增强优化而言，4相RTO握手优于4相RTZ握手。
引用
@article{arxiv.1905.05904,
title = {Indicating Asynchronous Array Multipliers},
author = {P Balasubramanian and D L Maskell},
journal= {arXiv preprint arXiv:1905.05904},
year = {2019}
}
备注
arXiv admin note: text overlap with arXiv:1903.09433