异构架构在详细 accounting 下实现容错量子计算物理量子比特需求降低138倍
量子物理
2026-04-15 v2
摘要
量子计算机硬件预计将在十年内扩展至数十万量子比特。尽管取得了显著的理论和实验QEC进展，但量子计算机架构仍存在显著差距，底层物理设备驱动的挑战与顶层QEC码驱动的考虑存在断层。本文统一这两个视角，提出一种完整的异构量子计算架构，集成任务特定硬件选择与QEC编码，对代码选择或物理量子比特参数保持agnostic。我们的方案进一步支持专用处理模块，并包含容错实现量子处理单元与量子存储器之间接口的完整微体系结构。利用该架构和功能完善的编译器（支持1,000逻辑量子比特规模），我们对各种算法进行调度和编排；详细 accounting 所有操作显示，在算法逻辑错误上可实现最高551倍降低，在物理量子比特开销上可实现最高138倍降低，相较于单晶体基线架构。我们随后考虑对2048位RSA整数的因式分解；利用实验演示的网格耦合拓扑，因式分解RSA-2048需要38.1万个物理量子比特和9.2天，通过添加针对Adder子程序的算法专用加速器可将时间缩短至4.9天（需43.9万量子比特）。最终，若采用假想的长程耦合，利用qLDPC码实现量子存储，可将因式分解所需资源降至仅19万量子比特，计算时间小于10天。这些结果及我们构建的工具表明，异构量子计算机架构可在真实硬件上实现显著且可验证的收益。
引用
@article{arxiv.2604.06319,
title = {Heterogeneous architectures enable a 138x reduction in physical qubit requirements for fault-tolerant quantum computing under detailed accounting},
author = {Pranav S. Mundada and Aleksei Khindanov and Yulun Wang and Claire L. Edmunds and Paul Coote and Michael J. Biercuk and Yuval Baum and Michael Hush},
journal= {arXiv preprint arXiv:2604.06319},
year = {2026}
}
备注
34 pages, 7 figures