面向数据流异常检测的 TEDA 算法硬件架构提案
分布式、并行与集群计算
2021-07-26 v1 机器学习
信号处理
摘要
如今可用的实时数据（如时间序列与流数据）的数量持续增长。能够在数据到达的瞬间对其进行分析可带来巨大的附加价值。然而，这也要求大量的计算工作与新的加速技术。作为该问题的一个可能解决方案，本文提出了一种在现场可编程门阵列（FPGA）上实现的典型性与偏心率数据分析（TEDA）算法的硬件架构，用于数据流异常检测。TEDA 基于一种数据流上下文中离群点检测的新方法。为验证上述提案，给出了所提硬件的占用率与吞吐量结果，此外还给出了位精确仿真结果。该项目以 Xilinx Virtex-6 xc6vlx240t-1ff1156 作为目标 FPGA。
引用
@article{arxiv.2003.03837,
title = {Hardware Architecture Proposal for TEDA algorithm to Data Streaming Anomaly Detection},
author = {Lucileide M. D. da Silva and Maria G. F. Coutinho and Carlos E. B. Santos and Mailson R. Santos and Luiz Affonso Guedes and M. Dolores Ruiz and Marcelo A. C. Fernandes},
journal= {arXiv preprint arXiv:2003.03837},
year = {2021}
}