混淆电路EDA：隐私保护电子设计自动化
密码学与安全
2022-08-09 v1
摘要
现代集成电路（IC）的复杂性需要多个互不信任的参与方之间的协作，包括第三方知识产权（3PIP）供应商、设计公司、CAD/EDA工具供应商和代工厂，这危及各方IP的机密性和完整性。现有的IP保护标准和研究人员提出的技术是临时的，且易受众多结构、功能和/或侧信道攻击。我们的框架Garbled EDA通过安全多方计算设定来表述该问题，从而提出了一种替代方向，其中IP、CAD工具和工艺设计套件（PDK）的隐私得以维护。作为概念验证，Garbled EDA在仿真背景下进行评估，支持多种IP描述格式（Verilog、C、S）。我们的结果表明其具有合理的逻辑资源成本和可忽略的内存开销。为了进一步降低开销，我们提出了另一种高效实现方法，在资源利用成为瓶颈但两方之间通信不受限制时可行。有趣的是，即使在存在试图获取PDK或CAD工具提供商内部IP的恶意对手的情况下，该实现也是私有且安全的。
引用
@article{arxiv.2208.03822,
title = {Garbled EDA: Privacy Preserving Electronic Design Automation},
author = {Mohammad Hashemi and Steffi Roy and Fatemeh Ganji and Domenic Forte},
journal= {arXiv preprint arXiv:2208.03822},
year = {2022}
}