在像素处理器阵列上完全嵌入快速卷积网络
计算机视觉与模式识别
2020-04-28 v1
摘要
我们提出一种用于像素处理器阵列（PPA）视觉传感器的CNN推理新方法，旨在利用其大规模并行性与模拟计算能力。PPA传感器由处理单元（PE）阵列构成，每个PE能够进行光捕获、数据存储与计算，从而允许各种计算机视觉处理直接在传感器设备上执行。我们方法的核心思想是将网络权重“像素内”存储于PPA传感器自身的PE中，以使多种计算（如多个不同图像卷积）可并行进行。我们的方法可在PPA传感器上完全执行卷积层、最大池化、ReLu以及最终的全连接层，同时不遗留未利用的计算资源。这与先前仅使用传感器级处理顺序计算图像卷积、且必须将数据传输至外部数字处理器以完成计算的工作形成对比。我们在SCAMP-5视觉系统上演示了我们的方法，以超过3000帧每秒的速度和超过93%的分类准确率执行MNIST数字分类网络的推理。这是首个展示在PPA视觉传感器设备的处理器阵列上完全进行CNN推理且无需外部处理的工作。
引用
@article{arxiv.2004.12525,
title = {Fully Embedding Fast Convolutional Networks on Pixel Processor Arrays},
author = {Laurie Bose and Jianing Chen and Stephen J. Carey and Piotr Dudek and Walterio Mayol-Cuevas},
journal= {arXiv preprint arXiv:2004.12525},
year = {2020}
}