面向多标准无线通信接收机的高速可重构滤波器组的FPGA实现
信息论
2016-09-28 v1 硬件体系结构
math.IT
摘要
在下一代无线通信系统中，无线收发机应能够处理包含多种通信标准的宽带输入信号。此类多标准无线通信接收机（MWCRs）需要滤波器组从宽带输入频谱中提取所需信号，并将其下变频至基带以进行进一步的信号处理任务，如频谱感知、调制分类、解调等。在MWCRs或任何无线接收机中，调制滤波器组（如离散傅里叶变换滤波器组（DFTFB））因其面积、延迟和功耗需求较低等优势而备受青睐。为支持多标准操作，通过将DFTFB与系数抽取方法相集成，提出了可重构DFTFB（RDFTFB）。本文提出了一种在Virtex-7现场可编程门阵列（FPGA）上高效高速实现RDFTFB的方法。所提方法最小化了时钟寄存器之间的关键路径延迟，从而显著提高了RDFTFB的最大工作频率。数值上，所提实现使RDFTFB可时钟化的最大频率提高了89.7%。此外，所提实现使动态功耗降低了18.5%。
引用
@article{arxiv.1609.08192,
title = {FPGA Implementation of High Speed Reconfigurable Filter Bank for Multi-standard Wireless Communication Receivers},
author = {Sasha Garg and S. J. Darak},
journal= {arXiv preprint arXiv:1609.08192},
year = {2016}
}
备注
20th IEEE VLSI Design and Test Symposium (VDAT-2016)