面向 FPGA 的整数与可变精度浮点乘法融合架构
硬件体系结构
2007-11-19 v1
摘要
本文提出了一种使 FPGA 适用于整数以及可变精度浮点乘法的架构/方法。所提出的工作在对可变精度浮点乘法有需求的应用中具有重要意义，例如多媒体处理应用。在所提出的架构/方法中，我们建议用专用的 24x24 位和 24x9 位乘法器分别替换 FPGA 中现有的 18x18 位和 25x18 位专用乘法器。我们已证明，在 FPGA 中提供专用的 24x24 位和 24x9 位乘法器的方法，将使其能够高效地执行整数以及单精度、双精度和四精度浮点乘法。
引用
@article{arxiv.0711.2671,
title = {Combined Integer and Variable Precision (CIVP) Floating Point Multiplication Architecture for FPGAs},
author = {Himanshu Thapliyal and Hamid R. Arabnia and Rajnish Bajpai and Kamal K. Sharma},
journal= {arXiv preprint arXiv:0711.2671},
year = {2007}
}
评论
Published in Proceedings of the 2007 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'07), Las Vegas, U.S.A, June 2007, Volume 1, pp. 449-450.(CSREA Press)