量子硬件错误率的鉴定

第三方云提供商正以提供更低成本和更好性能的方式，向用户提供量子硬件服务。尽管这些提供商允许用户从多种量子比特技术、硬件和耦合图中进行选择，但实际的程序执行对客户而言并不清晰可见。用户程序的成功率，以及诸如成本、性能和收敛迭代次数等其他元数据，取决于所使用的后端的错误率。此外，第三方提供商和/或工具（例如硬件分配器和映射器）可能持有内部/外部对抗性代理，以节省资源并最大化利润，通过在易出错的硬件上运行量子电路。因此，重要的是从计算过程的 various perspective（例如执行、转编译和结果）来获得后端的可见性。在本文中，我们从原始电路和转编译后的电路中估计后端的错误率。对于鉴定，我们利用量子比特映射和路由步骤选择具有较低单量子比特和双量子比特门错误率的量子比特和量子比特对以最小化整体错误积累，从而为后端各部分的错误率提供了线索。我们根据 ECR 错误率公开数据将量子比特链接排序为 bin，然后将其与我们对转编译器选择该量子比特链接相对频率的调查结果进行比较。在 IBM Sherbrooke 和 IBM Brisbane 中，最多有 83.5% 的量子比特链接，在 127 个量子比特的 IBM 后端中，80% 的量子比特链接，我们能够分配一个 bin 排名，其与基于实际错误率信息分配的 bin 排名之间的最大差异为 2。