支持扇出的自旋波多数门
介观与纳米尺度物理
2021-09-14 v1 应用物理
摘要
就其本质而言，自旋波（SW）干涉为多数逻辑函数求值提供了内在支持。由于这一事实以及输入多数（MAJ3）门和反相器构成了通用布尔逻辑门集合，人们已提出了不同的MAJ3门实现方案。然而，它们不能直接用于构建更大的SW逻辑电路，因为它们缺乏关键的级联机制，即扇出能力。在本文中，我们引入了一种新颖的梯形SW MAJ3门设计，能够提供最大扇出为2（FO2）。通过微磁模拟验证了门的正确功能，模拟还表明两个输出之间的幅度失配可忽略不计，证明了FO2得以正确实现。此外，我们评估了该门的面积，并与在相同条件下工作的SW最先进设计和15nm CMOS对应设计进行了比较。我们的结果表明，所提出的结构比15 nm CMOS MAJ3门所需面积少12倍，并且在门级上，与最先进的SW多数门对应设计相比，扇出能力带来了16%的面积节省。
引用
@article{arxiv.2109.05219,
title = {Fan-out enabled spin wave majority gate},
author = {Abdulqader Mahmoud and Frederic Vanderveken and Christoph Adelmann and Florin Ciubotaru and Said Hamdioui and Sorin Cotofana},
journal= {arXiv preprint arXiv:2109.05219},
year = {2021}
}
备注
This work has received funding from the European Union's Horizon 2020 research and innovation program within the FET-OPEN project CHIRON under the grant agreement No. 801055