FADO：面向多晶片FPGA上高层综合设计的布局感知指令优化
硬件体系结构
2023-02-07 v3
摘要
多晶片FPGA被广泛用于部署大型硬件加速器。两个因素阻碍了在多晶片FPGA上实现的高层综合(HLS)设计的性能优化。一方面，由于跨越晶片边界的连线导致的长网络延迟，使得应用的合理布局规划与流水化成为一个NP难问题。另一方面，传统的HLS指令优化自动搜索流程针对单晶片FPGA，因此无法考虑每个晶片上的资源约束以及由晶片跨越引起的时序问题。此外，由于在指令优化期间对每个配置组下生成的HLS设计进行布局合法化时设计规模庞大，导致运行时间过长。为协同优化多晶片FPGA上HLS设计的指令与布局，我们提出FADO框架，其基于多选多维装箱问题建立指令-布局协同搜索问题，并采用迭代优化流程求解。在指令搜索的每一步，一种延迟瓶颈引导的贪心算法搜索更高效的指令配置。对于布局规划，我们不再反复调用全局布局算法，而是实现一种更高效的增量布局合法化算法。它主要应用最差适配在线装箱算法来平衡布局，配合离线最佳适配递减重装箱来压缩布局，随后对跨越晶片边界的长连线进行流水化。通过在混合数据流与非数据流核的HLS设计上的实验，与由全局布局辅助的DSE相比，FADO不仅良好地自动化了协同优化并在693X~4925X更短的运行时间内完成，而且在Xilinx Alveo U250 FPGA上实现后，整体工作流执行时间取得了1.16X~8.78X的提升。
引用
@article{arxiv.2212.11582,
title = {FADO: Floorplan-Aware Directive Optimization for High-Level Synthesis Designs on Multi-Die FPGAs},
author = {Linfeng Du and Tingyuan Liang and Sharad Sinha and Zhiyao Xie and Wei Zhang},
journal= {arXiv preprint arXiv:2212.11582},
year = {2023}
}
备注
Accepted as a conference paper at FPGA '23. Open source at: https://github.com/RipperJ/FADO