面向 Apple Silicon ARM64 核心的实用性简明位向量工程：空间-时间 Pareto 分析
数据结构与算法
2026-05-26 v1
摘要
简明数据结构在保持接近信息论下限的空间效率的同时，能够直接对压缩表示执行查询。本文针对 rank 与 select 查询，提出实用性工程研究。我们评估了经典两级块基线（BlockBitVec）、非对称超块实现（FastBitVec）以及基于 Raman、Raman、Rao（RRR）编码方案的熵压缩表示（RRRBitVec）。在 Apple Silicon（M 系列 ARM 架构）上，我们通过非对称 4096/256 位块边界，实现了 rank 查询速度提升 1.4 倍，同时仅增加 7.8% 的 rank 索引开销。我们进一步观察到 RRRBitVec 的实证行为，发现 rank 延迟呈对称密度相关的钟形曲线——即在极端密度（1% 和 99%）处的查询因边界类中的消除偏移而快至 39%。我们进一步表明，RRRBitVec 通过采用超块级采样索引，将顺序扫描限制在 L1 缓存查找中，在统一密度下实现 33.7 纳秒的 4.9 倍速度提升。所有实现均通过执行超过 7800 万次断言的正确性 fuzzer 验证，未发现任何失败。源代码和测试 harness 均公开可用。
引用
@article{arxiv.2605.25528,
title = {Engineering Practical Succinct Bit Vectors: A Space-Time Pareto Analysis on Apple Silicon ARM64 Cores},
author = {Ishant Garg},
journal= {arXiv preprint arXiv:2605.25528},
year = {2026}
}
备注
13 pages, 1 figure, 6 tables. Source code available at https://github.com/ishantgarg2332/succinct-bitvec-cpp