transmon 量子比特中材料缺陷的电场谱学

超导集成电路已展现出实现集成量子计算处理器的巨大潜力。然而,固态方案的缺点是超导量子比特严重受制于器件材料中原子尺度缺陷引起的能量耗散和环境涨落。朝着可扩展量子处理器的进一步进展将需要改进器件制备技术,而这须由新颖分析方法指导以理解和预防缺陷形成机制。在此,我们提出一种通过外加电场调控来分析超导量子比特中单个缺陷的新技术。这提供了一种新的谱学方法来提取缺陷的能级分布、电偶极矩和相干时间。此外,它使得能够区分位于 Josephson 结隧穿势垒中的缺陷与电路界面处的缺陷。我们发现,在所研究的 transmon 量子比特样品中,电路界面处的缺陷约占总介电损耗的 60%。所有被探测到的缺陷中约 40% 包含在阴影蒸发中伴生的大面积寄生 Josephson 结的隧穿势垒中,仅约 3% 被识别为强耦合缺陷,其可能位于小面积量子比特隧穿结中。所演示的技术为评估与电路界面和隧穿结相关的退相干源提供了一种有价值的工具,且易于应用于标准量子比特样品。