EJ-FAT：ESnet 与 JLab 联合开发的 FPGA 加速传输负载均衡器
网络与互联网体系结构
2023-03-30 v1
摘要
为提高高数据率/数据量下的科学产出率，Thomas Jefferson 国家加速器设施（JLab）与能源科学网络（ESnet）合作，定义了一种从边缘到数据中心的数据整形/导向传输能力，其特点是基于数据事件感知的网络整形与转发。该 ESnet JLab FPGA 加速传输（EJFAT）的基石是联合开发一种针对 UDP 流数据的动态计算工作负载均衡器（LB）。该 LB 是一套由现场可编程门阵列（FPGA）与运行于 FPGA 主机上的控制平面组成的套件：FPGA 执行动态可配置、低固定延迟的 LB 数据平面，具备高吞吐量的实时数据包重定向能力；控制平面监控网络与计算集群遥测数据，以对目标计算主机重定向/负载均衡做出动态决策。
引用
@article{arxiv.2303.16351,
title = {EJ-FAT Joint ESnet JLab FPGA Accelerated Transport Load Balancer},
author = {Stacey Sheldon and Yatish Kumar and Michael Goodrich and Graham Heyes},
journal= {arXiv preprint arXiv:2303.16351},
year = {2023}
}
备注
Published at INDIS workshop at Supercomm 2022