基于Knuth的平衡与近平衡码的高效电路级实现
信息论
2023-04-27 v1 信号处理
math.IT
摘要
编码方案常用于数字系统中的高速处理器-处理器或处理器-存储器总线。特别地，我们（在2012年DesignCon论文中）引入了一种零和（ZS）信令方法，其使用平衡或近平衡编码将单端总线中的同时开关噪声（SSN）降低至可与差分信令相比的水平。尽管已知若干平衡编码方案，但描述（已知）平衡编码方案所需数字硬件实现的论文很少，且此前尚未开发出近平衡编码的算法。在这项工作中，我们扩展了一种已知平衡编码方案以支持近平衡编码，并通过在65 nm CMOS中综合展示了一系列编码与解码电路。与当前支持SerDes集成的时钟速率下的串行器/解串器（SerDes）相比，这些硬件实现对能效和面积的影响极小。
引用
@article{arxiv.2304.13497,
title = {Efficient Circuit-Level Implementation of Knuth-Based Balanced and Nearly-Balanced Codes},
author = {Pamela A. Riggs and Barry K. Gilbert and Erik S. Daniel},
journal= {arXiv preprint arXiv:2304.13497},
year = {2023}
}
备注
23 pages, 12 figures, DesignCon 2014