勿掉以轻心：硬件设计早期阶段的 CWE 分析技术探索
密码学与安全
2022-09-07 v1
摘要
为帮助防止硬件安全漏洞传播到修复成本高昂的后续设计阶段，尽早（例如在 RTL 设计中）识别安全问题至关重要。本工作中，我们研究了在 Verilog 源文件上运行一组安全专用扫描器的实际影响与可行性。这些扫描器标出代码中可能包含 MITRE 常见弱点枚举（CWE）中某一弱点的部分。我们探索 CWE 数据库以刻画 CWE 的范围与属性，并识别出那些适合静态分析的条目。我们原型化扫描器并在 11 个开源设计（4 个片上系统（SoC）和 7 个处理器核）上评估，探究已识别弱点的性质。我们的分析在 Hack@DAC-21 使用的 OpenPiton SoC 中报告了 53 个潜在弱点，其中 11 个被我们确认为安全问题。
引用
@article{arxiv.2209.01291,
title = {Don't CWEAT It: Toward CWE Analysis Techniques in Early Stages of Hardware Design},
author = {Baleegh Ahmad and Wei-Kai Liu and Luca Collini and Hammond Pearce and Jason M. Fung and Jonathan Valamehr and Mohammad Bidmeshki and Piotr Sapiecha and Steve Brown and Krishnendu Chakrabarty and Ramesh Karri and Benjamin Tan},
journal= {arXiv preprint arXiv:2209.01291},
year = {2022}
}