用于感官处理的时间神经网络神经形态特性的直接 CMOS 实现
硬件体系结构
2020-09-02 v1 新兴技术
机器学习
神经与进化计算
摘要
时间神经网络（TNNs）利用时间作为资源来表示和处理信息，模仿哺乳动物新皮层的行为。本工作专注于使用现成数字 CMOS 技术实现 TNNs。引入了一种具有层次化构建模块的微体系结构框架，包括：多神经元列、多列层和多层 TNNs。我们给出了多神经元列模型的直接 CMOS 门级实现，作为 TNNs 的关键构建模块。使用 Synopsys 工具和 45 nm CMOS 标准单元库获得综合后结果。TNN 微体系结构框架体现为一组成征方程，用于评估任何 TNN 设计的总门数、芯片面积、计算时间和功耗。我们开发了一个 32M 门的多层 TNN 原型。在 7 nm CMOS 工艺中，它仅消耗 1.54 mm^2 芯片面积和 7.26 mW 功耗，并能以 107M FPS（每幅图像 9.34 ns）处理 28x28 图像。我们评估了该原型相对于近期最先进 TNN 模型的性能与复杂度。
引用
@article{arxiv.2009.00457,
title = {Direct CMOS Implementation of Neuromorphic Temporal Neural Networks for Sensory Processing},
author = {Harideep Nair and John Paul Shen and James E. Smith},
journal= {arXiv preprint arXiv:2009.00457},
year = {2020}
}
备注
Submission Under Review for an IEEE Conference