二维高斯环绕函数的新型架构设计与现场可编程门阵列实现
硬件体系结构
2014-01-14 v1
摘要
本文提出了一种适用于 FPGA/ASIC 实现的二维高斯环绕函数的新型设计与架构，用于图像处理应用。所提方案大幅节省了通常实现二维高斯函数所需的内存。在本文工作中，利用了高斯对称特性向正负无穷快速衰减的特点来节省内存。本文展示了二维高斯函数实现，可用于图像增强、平滑、边缘检测和滤波等应用。所提出的二维高斯函数的 FPGA 实现能够以 30 帧/秒的实时视频速率处理尺寸高达 像素的高分辨率彩色图像（进行模糊、平滑和卷积操作）。此处采用的高斯设计已用于基于 retinex 的彩色图像增强的核心部分。因此，所提出的设计产生三种不同尺度的高斯输出，即 16、64 和 128。该设计使用工业界流行的硬件设计语言 Verilog 编写，符合 RTL 编码指南，可适配于单芯片，门电路使用量为 89,213 个。所给出的实验结果证实，所提方法为开发大型高斯金字塔提供了一种新途径，同时减少了片上内存的使用。
引用
@article{arxiv.1401.2768,
title = {Design of novel architectures and field programmable gate arrays implementation of two dimensional gaussian surround function},
author = {M. C. Hanumantharaju and M. T. Gopalakrishna},
journal= {arXiv preprint arXiv:1401.2768},
year = {2014}
}
备注
10 Pages, 14 figures (including authors photo), International Conference on Image & Signal Processing (ICIP2013)