高性能异构分块近似加法器的设计与分析
分布式、并行与集群计算
2023-09-18 v2 硬件体系结构
摘要
近似计算是一种新兴范式，用于提高容错应用的功耗与性能效率。由于加法器几乎是全部处理系统中的关键组件之一，已有大量研究致力于设计比传统设计更高效但代价为一定精度损失的近似加法器。本文提出了一类新型高能效近似加法器，即异构分块近似加法器（HBAA），并给出了一个可配置以表示特定 HBAA 配置的通用可配置加法器模型。一般而言，HBAA 由等长异构子加法器块组成，其中每个子加法器可以是近似子加法器且拥有不同配置。这些子加法器主要通过非精确逻辑与进位截断实现近似。相较于现有设计空间，HBAA 提供了位于帕累托前沿上的额外设计点，并在某些场景下提供更优的质量—效率权衡。此外，为基于用户自定义约束实现高效设计空间探索，我们提出一种解析模型，用于高效评估 HBAA 的近似误差概率质量函数（PMF）及其他误差度量，如平均误差距离（MED）、归一化平均误差距离（NMED）与错误率（ER）。结果表明，与最先进的近似加法器相比，HBAA 配置可实现约 15% 的面积缩减与最高 17% 的能耗降低。
引用
@article{arxiv.2106.08800,
title = {Design and Analysis of High Performance Heterogeneous Block-based Approximate Adders},
author = {Ebrahim Farahmand and Ali Mahani and Muhammad Abdullah Hanif and Muhammad Shafique},
journal= {arXiv preprint arXiv:2106.08800},
year = {2023}
}
备注
Accepted for publication in ACM Transactions on Embedded Computing Systems (TECS)