深亚微米VLSI电路中RC和RLC互连的串扰噪声建模
其他计算机科学
2010-04-27 v1
摘要
针对噪声约束互连优化，提出了RC互连的串扰噪声模型。所提出的模型具有简单的闭式表达式，能够预测RC互连的噪声幅度和噪声脉冲宽度，以及受害线上耦合位置（近驱动端和近接收端）。本文还提出了一个针对相同和非相同耦合电阻-电感-电容（RLC）互连的串扰噪声模型，该模型基于解耦技术开发，与SPICE相比平均误差为6.8%。该串扰噪声模型与提出的有效互感概念一起，用于评估屏蔽技术的有效性。
引用
@article{arxiv.1004.4458,
title = {Crosstalk Noise Modeling for RC and RLC interconnects in Deep Submicron VLSI Circuits},
author = {P. V. Hunagund and A. B. Kalpana},
journal= {arXiv preprint arXiv:1004.4458},
year = {2010}
}
备注
Journal of Computing online at https://sites.google.com/site/journalofcomputing/