奇偶架构的构造性 plaquette 编译

奇偶编译（parity compilation）是以局部方式布置奇偶映射所需约束的挑战。我们提出了首个针对奇偶架构的构造性编译算法，使用 plaquette（ plaquette）处理任意高阶优化问题。这使得绝热协议（其中 plaquette 布局可原生实现）以及全并行数字电路成为可能。该算法构建矩形的 plaquette 布局，在矩形的每一层至少添加一个约束。核心思想是，每个由矩形边界上的若干量子比特及一些新量子比特构成的约束，都可以通过使用辅助比特的确定性流程分解为 plaquette。我们展示了如何选取一组有效约束以及该分解如何工作。我们进一步给出了优化辅助比特数量的方法，并展示了如何实现带附加约束的优化问题。