单比数任何子编织在量子比特准晶体增强码中的一致模拟

非阿贝尔任何子编织的仿真是容错量子计算的关键步骤。我们基于一维准晶体增强码 (QIC) 提出一种用于此任务的框架。该码由局部哈密顿量定义，其基态子空间强制执行斐波那契平铺约束并具备正确的斐波那契退火。我们推导相应的编织算子，表明虽然它们形式上是非局�的，但具有精确的局部 3 比特结构。这使我们能够将其作用提炼为单个可物理实现的 $8 \times 8$ 门，我们称其为 $B_{gate}$。我们通过针对不同比特数目的系统进行比较编译，证明以这些局部门构建电路的可扩展性远超编译等价全局酉变换，电路深度减少超过十倍。为验证该框架，我们在 IBM 量子处理器上成功执行了针对 Jones 多项式的编织算法，量化了硬件噪声导致的信号退化。最后，我们数值上确认在最高 17 比特的系统中，该构造严格满足所需的 Temperley-Lieb 关系和编织群关系，同时保持码子空间。这一工作建立了一种经过验证且物理上可实现的途径，用于在可编程量子系统上进行可扩展的任何子编织仿真。