Clio：一种硬件-软件协同设计的分解式内存系统

内存分解近来因其在高效内存利用与易管理性方面的优势而备受关注。迄今为止，内存分解研究均采取了两种途径之一：使用常规服务器构建/仿真内存节点，或使用无处理能力的原始内存设备构建。前者带来更高的经济成本并面临长尾延迟与可扩展性局限，后者则引入性能、安全与管理问题。基于服务器的内存节点与无处理能力的内存节点是两种极端途径。我们寻求中间的最佳平衡点，提出一种基于硬件的内存分解方案，在内存节点具备适量的处理能力。此外，我们采取白板方式，从内存分解的需求出发，设计原生支持内存分解的系统。我们构建了 Clio，一种在基于硬件的内存节点上对分解式内存进行虚拟化、保护与管理的解聚内存系统。Clio 硬件包含一个新的虚拟内存系统、定制的网络系统以及计算卸载框架。在构建 Clio 时，我们不仅协同设计了操作系统功能、硬件架构与网络系统，还协同设计了计算节点与内存节点。我们的 Clio FPGA 原型表明，每个内存节点可实现 100 Gbps 吞吐量与端到端延迟：中位数 2.5 微秒、99 分位 3.2 微秒。Clio 的可扩展性也远优于 RDMA，且长尾延迟低数个数量级。与基于 CPU 和基于 SmartNIC 的分解式内存系统相比，其节能 1.1 至 3.4 倍，并比基于软件的 SmartNIC 方案快 2.7 倍。