异步逻辑电路与层障碍
硬件体系结构
2010-08-17 v1
摘要
本文展示了一种将逻辑电路编码为层形式体系的特定方法。本文的核心结果是，在该设定下，电路设计者可获取的信息严格多于静态真值表中的信息，但少于事件级仿真中的信息。这些信息与逻辑电路的时序行为相关，从而在静态逻辑分析与详细仿真之间架起了一座“桥梁”。
引用
@article{arxiv.1008.2729,
title = {Asynchronous logic circuits and sheaf obstructions},
author = {Michael Robinson},
journal= {arXiv preprint arXiv:1008.2729},
year = {2010}
}