ARCS：基于拓扑感知图注意力和 Spec 条件的自回归电路综合
机器学习
2026-04-21 v3 硬件体系结构
摘要
本文提出 ARCS（Autoregressive Circuit Synthesis），一种用于 amortized 模拟电路生成的系统。ARCS 可在毫秒级生成完整、可 SPICE 模拟的设计（拓扑结构和元件参数），而搜索方法需要分钟。混合管道结合两种学习生成器、图 VAE 和流匹配模型，配合 SPICE 排序。其在 32 种拓扑结构下仅用 8 次 SPICE 评估即可实现 99.9% 模拟有效性（奖励 6.43/8.0），仅为遗传算法的 40 倍。对于单模型推理，采用拓扑感知图转换器配合最佳3选取，可在 97ms内达到 85% 模拟有效性，速度是随机搜索的 600 倍以上。关键技术贡献是将 Group Relative Policy Optimization（GRPO）适用于多拓扑电路强化学习。GRPO 通过每拓扑优势归一化解决了 REINFORCE 的关键失效模式——跨拓扑奖励分布不匹配。仅用 500 步 RL 步数即可将模拟有效性提升 9.6 个百分点，仅为 REINFORCE 的 10 倍。语法约束解码通过拓扑感知 token 掩码额外保证 100% 结构有效性。
引用
@article{arxiv.2603.29068,
title = {ARCS: Autoregressive Circuit Synthesis with Topology-Aware Graph Attention and Spec Conditioning},
author = {Tushar Dhananjay Pathak},
journal= {arXiv preprint arXiv:2603.29068},
year = {2026}
}
备注
10 pages, 6 figures, 11 tables. Code available at https://github.com/tusharpathaknyu/ARCS