非对称多核处理器上HEVC解码器的架构感知优化
分布式、并行与集群计算
2016-01-21 v1 多媒体
性能
摘要
低功耗非对称多核处理器(AMPs)因其在能量受限环境下诱人的性能-功耗比而受到相当关注。然而，由于集成了具有不同性能能力的核，这些处理器带来了显著的编程挑战，需要一种感知非对称性的调度方案来仔细分配工作负载。最近的HEVC标准提供了几种高层并行化策略，是一个重要的应用，可从针对许多当前移动或手持设备中存在的低功耗AMPs的实现中受益。在此场景下，我们提出了一种感知架构的HEVC解码器实现，其嵌入了为配备ARM big.LITTLE AMP的三星Exynos 5422片上系统调优的关键性感知调度策略。我们利用ARM big.LITTLE架构中可用的NEON向量引擎进一步增强了我们方案的性能和能效。实验结果展示了1080p实时HEVC解码在24帧/秒，以及超过20%的能耗降低。
引用
@article{arxiv.1601.05313,
title = {Architecture-Aware Optimization of an HEVC decoder on Asymmetric Multicore Processors},
author = {Rafael Rodríguez-Sánchez and Enrique S. Quintana-Ortí},
journal= {arXiv preprint arXiv:1601.05313},
year = {2016}
}