利用 FPGA 和高层次综合满足 CERN LHC 探测器高速数据处理需求的架构解决方案

Sergei Devadze; Christine Elizabeth Nielsen; Dmitri Mihhailov; Peeter Ellervee

利用 FPGA 和高层次综合满足 CERN LHC 探测器高速数据处理需求的架构解决方案

硬件体系结构 2024-10-29 v1 仪器与探测器

作者: Sergei Devadze , Christine Elizabeth Nielsen , Dmitri Mihhailov , Peeter Ellervee

摘要

CERN 大型强子对撞机 (LHC) 计划的高光度升级将带来远高于当前安装的基于软件的数据处理系统能力的数据速率。因此，必须使用新方法来促进从 LHC 粒子探测器产生的海量数据流中即时提取具有科学意义的信息。本文重点关注在 FPGA 中实现 tau 轻子触发算法。由于该算法的复杂性和严格的技术要求，其在 FPGA 结构中的实现成为一项极具挑战性的任务。本文介绍了借助高层次综合 (HLS) 技术进行算法开发的研究，该技术可以从 C++ 代码生成硬件描述。文中还讨论了在设计架构探索过程中尝试的各种架构解决方案和优化。

关键词

FPGA 高层次综合 CERN LHC 探测器 tau 轻子触发算法高速数据处理硬件架构

引用

@article{arxiv.2410.20430,
  title  = {Architectural Solutions for High-Speed Data Processing Demands of CERN LHC Detectors with FPGA and High-Level Synthesis},
  author = {Sergei Devadze and Christine Elizabeth Nielsen and Dmitri Mihhailov and Peeter Ellervee},
  journal= {arXiv preprint arXiv:2410.20430},
  year   = {2024}
}

备注

7 pages, 6 figures, 2024 IEEE Nordic Circuits and Systems Conference (NORCAS)

利用 FPGA 和高层次综合满足 CERN LHC 探测器高速数据处理需求的架构解决方案

摘要

关键词

引用

备注

相关论文