应用设计空间探索工具增强交织器生成
硬件体系结构
2007-07-13 v1 信息论
math.IT
摘要
本文提出了一种高效探索通信适配器设计空间的方法。在大多数数字信号处理（DSP）应用中，系统的整体性能受通信架构的显著影响，因此设计者需要专门优化的适配器。通过在一个有效的图论模型和分析框架内对这些通信进行显式建模，我们自动生成了一个名为时空适配器的优化架构。我们的设计流程输入输入/输出数据调度的 C 语言描述以及用户需求（吞吐量、延迟、并行度等），并通过资源约束图形式化通信约束。随后通过相关工具进行设计空间探索，以在上市时间约束下综合出 STAR 组件。所提出的方法已通过设计一个工业数据混合模块实例进行了测试：超宽带交织器。
引用
@article{arxiv.0706.3009,
title = {Application of a design space exploration tool to enhance interleaver generation},
author = {Cyrille Chavet and Philippe Coussy and Pascal Urard and Eric Martin},
journal= {arXiv preprint arXiv:0706.3009},
year = {2007}
}