面向 FPGA 的编译器生成设计的功能测试基础设施
硬件体系结构
2011-11-09 v1
摘要
本文提出了一种用于测试面向动态可重构硬件的高级编译器所生成的特定架构功能性的基础设施。该基础设施提供了一种合适的方案，用于在纳入新的优化技术或对编译器进行修改时，验证编译器生成的架构。我们认为，就编译到场可编程门阵列（FPGA）平台而言，此类基础设施对于通过功能仿真验证进一步的研究技术至关重要。
引用
@article{arxiv.0710.4706,
title = {An Infrastructure to Functionally Test Designs Generated by Compilers Targeting FPGAs},
author = {Rui Rodrigues and Joao M. P. Cardoso},
journal= {arXiv preprint arXiv:0710.4706},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)