面向 FPGA 的基于可训练神经网络均衡器实现高吞吐量通信
信号处理
2024-07-04 v1
摘要
现代通信系统数据率的不断提升导致通信信号出现严重畸变，对领先的信号处理算法构成巨大挑战。在此背景下，基于神经网络（NN）的均衡器是一个有前景的概念，因为它们能够补偿信道引入的失真。然而，由于计算复杂度大，NN 的硬件实现具有挑战性。尤其是需要适应信道条件变化而调整 NN 参数的反向传播算法复杂度极高，限制了资源受限设备（如 FPGA）的吞吐量。本文提出一种 FPGA 架构的 NN 均衡器，利用卷积层的批量级并行性实现将两个乘法映射到单个数字信号处理器（DSP）的自定义映射方案。我们的实现实现了最高 20 GBd 的吞吐量，使其能够均衡高数据率非线性光纤信道，同时通过反向传播实现 NN 重训练，提供适应性能力。结果表明，我们的 FPGA 实现在吞吐量上超越嵌入式图形处理单元（GPU）高出两个数量级。此外，我们实现了更高的能效和吞吐率，超越现有 NN 训练 FPGA 实现。因此，本工作弥补了高吞吐量 NN 均衡器的空白，同时通过 NN 在边缘 FPGA 上实现训练，实现适应性。
引用
@article{arxiv.2407.02967,
title = {Achieving High Throughput with a Trainable Neural-Network-Based Equalizer for Communications on FPGA},
author = {Jonas Ney and Norbert Wehn},
journal= {arXiv preprint arXiv:2407.02967},
year = {2024}
}
备注
To be presented at the 27th Euromicro Conference Series on Digital System Design (DSD) 2024