一种用于硬件电路设计与验证的多值逻辑方法
计算机科学中的逻辑
2015-08-17 v2
摘要
我们提出了一种基于多值逻辑（MVL）的新方法，用于数字硬件设计的验证与分析，它扩展了常见的用于仿真的三值或四值方法。在信息更丰富的 MVL 设置下进行的仿真揭示了通过二值或三值仿真要么不可见要么更难检测的细节。在等价性验证中，检测 MVL 仿真下的不同行为可能导致发现真正的二值不等价性或两个设计之间的质性差距。仿真中变量的值可能包含关于其真值程度及其“出生地”和“出生日期”的信息。应用包括等价性验证、初始化、断言生成与验证、通过优先级和面向块的仿真对数据流进行部分控制。论文大部分致力于 MVL 方法背后的理论方面，包括选择特定代数进行计算的原因，以及引入布尔表达式的验证复杂度。给出了两种基本算法。
引用
@article{arxiv.1502.05748,
title = {A Multiple-Valued Logic Approach to the Design and Verification of Hardware Circuits},
author = {Amnon Rosenmann},
journal= {arXiv preprint arXiv:1502.05748},
year = {2015}
}
备注
34 pages, 4 figures