具有增强近零稀疏性的深度神经网络低功耗加速器
硬件体系结构
2017-05-24 v1
摘要
在物联网中，在具有严格功耗预算的设备上运行深度学习仍是一个挑战。本文提出了一种用于处理嵌入式设备中深度神经网络的低功耗加速器。功耗降低通过避免近零值数据的乘法来实现。提出了近零近似和专用的近零近似单元（NZAU）以在特定阈值下预测并跳过近零乘法。与跳过零值计算相比，我们的设计在LeNet-5和Alexnet中分别实现了总乘法数进一步减少1.92倍和1.51倍，而精度损失可忽略。在所提出的加速器中，256个乘法器被分组为16个独立的处理通道（PL）以支持多达16个神经元激活同时处理。借助每个PL中的数据预处理和缓冲，即使数据大量流入，乘法器在大部分时间可被时钟门控。采用UMC 65 nm工艺设计和仿真，该加速器在500 MHz下处理Alexnet全连接层FC8比移动GPU Tegra K1快>4倍，同时能耗降低717倍。
引用
@article{arxiv.1705.08009,
title = {A Low-Power Accelerator for Deep Neural Networks with Enlarged Near-Zero Sparsity},
author = {Yuxiang Huan and Yifan Qin and Yantian You and Lirong Zheng and Zhuo Zou},
journal= {arXiv preprint arXiv:1705.08009},
year = {2017}
}
备注
5 pages, 6 figures