用于 FPGA 高精度算术的混合残差浮点数值架构
信号处理
2025-12-11 v1 硬件体系结构
数学软件
摘要
浮点算术在 FPGA 平台上仍然代价高昂，由于宽数据通路和归一化逻辑，这促使了能在较低成本下保持动态范围的替代表示方法。本工作引入了混合残差浮点数值架构（HRFNA），一种将无进位残差通道与轻量级浮点缩放因子相结合的统一算术系统。我们发展了完整的数学框架，推导了有界误差归一化规则，并提出了针对模乘、指数管理和混合重构的 FPGA 优化微架构。HRFNA 在 Xilinx ZCU104 上实现，通过 Vitis 仿真、RTL 综合和片上 ILA 追踪确认了周期精确的正确性。与 IEEE 754 单精度基线相比，该架构实现了超过 2.1 倍的吞吐量提升和 38-52% 的 LUT 减少，同时在长迭代序列中保持了数值稳定性。这些结果表明 HRFNA 为现代 FPGA 设备上的浮点计算提供了一种高效且可扩展的替代方案。
引用
@article{arxiv.2512.09155,
title = {A Hybrid Residue Floating Numerical Architecture for High Precision Arithmetic on FPGAs},
author = {Mostafa Darvishi},
journal= {arXiv preprint arXiv:2512.09155},
year = {2025}
}