一种使用数字 I/O 的高性能、可重构、全集成时域反射测量架构

时域反射测量（TDR）是测量多种波导阻抗不均匀性的既定手段，可提供表征和优化高带宽计算与通信系统性能所需的关键数据。然而，兼具评估高性能波导所需高空间分辨率（亚厘米）与电压分辨率（亚-$\muV$）的 TDR 系统体积庞大且常成本高昂，严重限制了其作为测试平台的效用，并极大制约了其在外场硬件表征与故障排查中的使用。因此，对一种电子结构简单、便携且低成本的 TDR 技术存在日益增长的需求。TDR 系统的接收机在记录反射波形中起关键作用；故此类接收机须具备高模拟带宽、高采样率与高电压分辨率。然而，使用低成本模数转换器（ADCs）难以满足这些要求。本文描述了一种新 TDR 架构，即基于抖动的 APC（JAPC），其基于近期提出的模拟到概率转换（APC）这一替代概念，免除了对外围元件的需求。这些结果表明，完全可重构且高度集成的 TDR（iTDR）可在现场可编程门阵列（FPGA）芯片上实现，无需任何外部电路元件。系统的实证评估以 HDMI 线作为被测器件（DUT）进行，提取出的 DUT 阻抗不均匀性模式（IIP）空间与电压分辨率分别为 5 cm 与 80 $\muV$。这些结果证明了基于 JAPC 的原型 iTDR 用于真实波导表征应用的可行性。