面向图神经网络的全可重构、数字、可扩展、图结构感知和稀疏性感知近内存加速器的完整讨论
硬件体系结构
2026-05-28 v2
摘要
图神经网络（GNN）因其能够对图结构数据应用机器学习技术而在引用网络分析和药物发现等应用中受到广泛关注。GNN通常采用由组合和聚合内核构成的两个阶段执行管线，其中组合阶段执行数据密集型卷积运算，具有相对规则的内存访问模式；而聚合阶段则处理稀疏图数据，具有高度不规则的访问。这种异构的内存行为导致传统CPU和GPU-based执行方式因数据移动开销而能源效率低下。现有加速器尝试通过专用架构和处理器内存储（PIM）技术来缓解这些挑战。然而，先前方法常常受限于可扩展性、面积开销、受限并行度以及模拟计算和专用加速器结构相关的能源效率问题。本文提出NEM-GNN，一种用于图神经网络加速的可扩展、无DAC/ADC的处理器内存储架构。该方案引入早期计算终止机制、使用可重构系统级芯片组件进行预计算，以及基于计算即时就绪（CAR）和广播执行模型的图结构感知和稀疏性感知近内存聚合。实验结果表明，NEM-GNN在性能、吞吐量、能源效率和计算密度方面分别比以往领先方法提升约80--230倍、80--300倍、850--1134倍和7--8倍。
引用
@article{arxiv.2605.19405,
title = {A complete discussion on fully reconfigurable, digital, scalable, graph and sparsity-aware near-memory accelerator for graph neural networks},
author = {Siddhartha Raman Sundara Raman and Lizy John and Jaydeep P. Kulkarni},
journal= {arXiv preprint arXiv:2605.19405},
year = {2026}
}