一种用于神经形态系统低延迟片间通信的双向地址事件收发模块
硬件体系结构
2019-08-21 v1
摘要
神经形态系统通常使用地址事件表示（Address-Event Representation, AER）在节点、核与芯片间传输信号。神经形态核/芯片之间的地址事件（AEs）通信通常需要两条并行数字信号总线用于输入/输出（I/O）操作。对于大规模系统而言，这一要求在专用 I/O 引脚数和功耗方面都可能变得非常昂贵。本文提出一种紧凑的全异步事件驱动收发模块，兼具功耗高效与 I/O 高效特性。该模块通过并行 AER 总线实现高吞吐、低延迟的双向通信。我们展示，通过将所提 AE 收发模块置于两颗独立芯片中并以单一 AER 总线连接，可以驱动通信并在单个事件基础上从任一侧以低延迟切换共享总线的传输方向。我们给出了验证所提电路的实验结果，并演示了高吞吐的可靠双向事件传输。该 AE 模块集成于采用 28 nm FDSOI 工艺制造的神经形态芯片中，占用 140 {\mu}m x 70 {\mu}m 的硅芯片面积。实验测量表明，该事件驱动 AE 模块与标准数字 I/O 结合具有 5 ns 的方向切换延迟，并能在每事件（26 位）传输消耗 11 pJ 的同时实现 28.6M 事件/秒的最坏情况双向事件传输吞吐率。
引用
@article{arxiv.1908.07413,
title = {A bi-directional Address-Event transceiver block for low-latency inter-chip communication in neuromorphic systems},
author = {Ning Qiao and Giacomo Indiveri},
journal= {arXiv preprint arXiv:1908.07413},
year = {2019}
}
备注
2018 IEEE International Symposium on Circuits and Systems (ISCAS)