三价平面架构中的逻辑纠缠生成

低开销的量子纠错方案对于在包含多个逻辑量子比特的寄存器上实现量子计算至关重要。对于具有有限最近邻量子比特连接性的平面架构，表面码已成为领先的范式。近期的理论和实验工作表明，度为三的物理量子比特连接性足以实现容错量子纠错。在这项工作中，我们研究了此类三价架构背景下的晶格手术，并引入了可扩展的电路结构来实现它。与四价测量方案相比，三价晶格手术协议将所需资源从总量子比特数 $\mathcal{O}(d^2)$ 中减少了 $\mathcal{O}(d)$ 个量子比特，并将总双量子比特门数从 $\mathcal{O}(d^3)$ 中减少了 $\mathcal{O}(d)$ 个双量子比特门。我们针对基于磁通量子比特架构的实现，通过实验现实的模拟对两种晶格手术方案的逻辑保真度进行了基准测试，并发现对于距离为三的情况，潜在改进可达约 $25\%$。这些结果为可扩展的平面三价量子比特架构承载基于表面码的逻辑量子处理器开辟了道路。