面向 ALICE ITS3 升级的 Wafer-Scale MAPS 原型的测试与表征

ALICE 实验将在下一次 LHC 长期停机期间（LS3）升级其顶点探测器内部三层，即 Inner Tracking System (ITS)，采用 novel、弯曲、超轻量级的基于 MAPS 的跟踪器。六块 wafer-scale 传感器芯片将弯曲成三个圆柱形，仅通过碳泡沫固定，使大部分 ALICE 中心 barrel 范围内几乎不包含任何材料，仅保留硅 die 本身。两款约为 $25.9\,\mathrm{cm}$ 长的原型 ASIC，分别称为 MOSS (MOnolithic Stitched Sensor) 和 MOST (MOnolithic Stitched sensor with Timing)，已生产。这两款芯片遵循互补的方法，以评估在 HEP 实验中首次应用拼接 CMOS 传感器。本文概述了两款测试结构的供电测试、功能性研究、像素矩阵表征以及束内测试。MOSS 的整体良率约为 $76\,\%$（每个区域为芯片 $1/80$）。该数字考虑了供电以及数字脉冲和模拟脉冲等功能性问题。已识别并理解了两个主要失效模式：电源网格中的短路以及读出问题，可明确归因于读出架构设计。若不考虑这些问题，整体良率可提高至约 $98\,\%$。此外，证明 MOSS 可在 $4\,\mathrm{kGy}$ TID 和 $4\times 10^{12}\,\mathrm{1~MeV~n_{eq}~cm^{-2}}$ NIEL 条件下以 $>99\,\%$ 效率运行，假阳性率 $<10^{-1}\,\mathrm{hits/pixel/s}$。MOST 原型成功演示了功率栓技术，即在短路情况下可将像素矩阵的部分断开连接。MOSS 和 MOST 成功证明了设计拼接 wafer-scale 传感器是可行的，并为最终 ITS3 ASIC 的设计提供了宝贵的输入。