面向嵌入式设备的独立 FPGA 基于 QAOA 加权最大割量子模拟器

量子计算 QC 模拟仿正在推动 QC 应用的发展，尤其是鉴于当前设备的可扩展性限制。FPGA 基于设计相较于传统大规模平台具有更高的效率和可扩展性，但大多数设计紧密集成到高性能系统中，限制了其在移动和边缘环境中的应用。本研究引入一种面向嵌入式系统的紧凑型独立 FPGA 量子计算模拟器，利用量子近似优化算法（QAOA）求解加权最大割问题。通过重新结构化 QAOA 操作以实现硬件兼容性，该设计将时间复杂性从 O(N^2) 降低至 O(N)，其中 N 等于 2^n 对于 n 个量子比特。这一降低结合流水线架构显著降低了资源消耗，使其能够在中等档位 FPGA 上支持最高九个量子比特，约为类似设计的三倍。此外，模拟器相对于嵌入式处理器上的软件 QAOA 实现，实现了能源节省，从两个量子比特配置的 1.53 倍到九个量子比特配置的最高 852 倍。这些结果凸显了该设计在资源受限边缘设备中的实际可扩展性和资源效率，为量子计算在边缘设备中的仿真提供了稳健的基础。