模拟电路与 MEMS 的规格测试压缩
硬件体系结构
2011-11-09 v1
摘要
由于需要复杂的测试应用和测量设置，对非数字集成系统进行所有规格测试可能非常昂贵。我们提出利用基于 e-SVM 的统计学习来消除冗余测试。将所提出的方法应用于运算放大器和 MEMS 加速度计表明，可以从完整的基于规格的测试集中统计地识别出冗余测试，且误差可忽略不计。具体而言，在消除了运算放大器十一个基于规格的测试中的五个后，缺陷逃逸率和良率损失分别仅为 0.6% 和 0.9%。对于加速度计，当消除高温和低温测试时，缺陷逃逸率为 0.2%，良率损失为 0.1%。对于加速度计，这种程度的压缩可将测试成本降低一半以上。
引用
@article{arxiv.0710.4719,
title = {Specification Test Compaction for Analog Circuits and MEMS},
author = {Sounil Biswas and Peng Li and R. D. and Blanton and Larry T. Pileggi},
journal= {arXiv preprint arXiv:0710.4719},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)