硅感知神经网络
计算机视觉与模式识别
2026-04-22 v1 图像与视频处理
摘要
最近的机器学习文献表明，深度学习可训练由离散逻辑门构成的神经网络，以在 CPU、GPU 和 FPGA 平台上执行简单图像分类任务，速度非常快。凭借由离散逻辑门组成，这些可微分逻辑门网络 (DLGN) 自然适用于在硅基芯片中实现。本文提出了一种方法，将 DLGN 以一对一的关系映射到数字 CMOS 标准单元库中，通过将训练好的模型转换为逻辑级网表来实现。我们还提出了一种新型损失函数，使得 DLGN 可优化结果电路的面积，间接降低功耗，通过最小化基于目标标准单元库中各单元面积的预期神经元面积。最后，我们首次在仿真中实现了 DLGN 的硅基电路实现，采用 SkyWater 130nm 工艺中的自定义硬宏块，使用 Cadence 标准单元库进行布局，并执行后布局功耗分析。我们发现，定制宏块可在功耗为 83.88 mW 时以 97% 的准确率每秒执行 4.18 亿次分类。
引用
@article{arxiv.2604.19334,
title = {Silicon Aware Neural Networks},
author = {Sebastian Fieldhouse and Kea-Tiong Tang},
journal= {arXiv preprint arXiv:2604.19334},
year = {2026}
}