面向云FPGA中高级可综合IP的稀有目标触发可扩展测试生成
密码学与安全
2024-05-31 v1 软件工程
摘要
高级综合（HLS）通过SystemC/C++等语言提供抽象和可配置性，彻底改变了复杂硬件IP（HWIP）的开发，特别是在高性能和云计算环境中的现场可编程门阵列（FPGA）加速器方面。这些IP可以综合到云中不同的FPGA板，提供紧凑的面积需求和增强的灵活性。HLS使设计能够直接在现代FPGA内的ARM处理器上执行，无需寄存器传输级（RTL）综合，从而节省FPGA资源。虽然HLS提供了灵活性和效率，但也引入了潜在漏洞，例如隐藏电路的存在，包括设计中可能包含硬件木马。在云环境中，这些漏洞带来了严重的安全问题，如敏感数据泄露、IP功能中断和硬件损坏，因此需要开发稳健的测试框架。本研究提出了一种针对HLS开发的云IP的高级测试方法，专门针对设计中可能存在于稀有条件下的隐藏恶意功能。所提出的方法利用选择性插桩，结合灰盒模糊测试和concolic执行技术来增强测试生成能力。在各种HLS基准测试上的评估（这些基准测试具有基于FPGA的云IP的特征并嵌入了与云相关的威胁）证明了我们的框架在检测木马和稀有场景方面的有效性，展示了在覆盖率、时间效率、内存使用和测试成本方面相比现有方法的改进。
引用
@article{arxiv.2405.19948,
title = {Scalable Test Generation to Trigger Rare Targets in High-Level Synthesizable IPs for Cloud FPGAs},
author = {Mukta Debnath and Animesh Basak Chowdhury and Debasri Saha and Susmita Sur-Kolay},
journal= {arXiv preprint arXiv:2405.19948},
year = {2024}
}