减少向量寄存器数的RISC-V V向量扩展（RVV）
硬件体系结构
2024-10-14 v1
摘要
为减少小型处理器上RISC-V向量扩展（RVV）的面积，作者正在考虑一种简单修改：减少向量寄存器文件的寄存器数量。标准"V"扩展需要32个向量寄存器，我们建议将其减少到16或8个寄存器。RVV的其他功能仍受支持。减少向量寄存器数量并不生成完全新的编程模型：虽然结果内核不具有标准RVV的二进制代码兼容性，但为其编译只需要在编译器中参数化向量寄存器文件大小。减少的向量寄存器文件仍允许RVV处理器核心获得较高的利用率。许多有用信号处理内核需要较少的寄存器，在1:4链式比率下变得高效。
引用
@article{arxiv.2410.08396,
title = {RISC-V V Vector Extension (RVV) with reduced number of vector registers},
author = {Eino Jacobs and Dmitry Utyansky and Muhammad Hassan and Thomas Roecker},
journal= {arXiv preprint arXiv:2410.08396},
year = {2024}
}