ATLAS TileCal 演示器中基于 FPGA 的可靠且冗余的读出设计
仪器与探测器
2015-10-28 v1 高能物理 - 实验
摘要
ATLAS 的 Tile 量能器是一种基于钢板和闪烁体瓦片的强子量能器，由光电倍增管（PMTs）读出。当前的读出系统使用标准 ADC 和定制 ASIC 在探测器上对数据进行数字化和临时存储。然而，实际上只有一部分数据被读出到计数室。探测器电子学系统将在 2023 年左右更换。为了实现所需的可靠性，升级后的系统将具有高度冗余性。此处，ASIC 将被替换为 Xilinx 的 Kintex-7 FPGA。此外，通过使用多个 10 Gbps 光学读出链路，这将允许对所有探测器数据进行全读出。由于束流亮度增加时期望的辐射水平更高，维修机会将减少。因此，电路和固件必须设计为具有足够高的可靠性，利用冗余和耐辐射组件。在一年内，包含新读出系统的混合演示器将安装在 ATLAS Tile 量能器的一个切片中。这将允许在所有切片计划于 2023 年部署之前，对拟议的升级进行彻底评估，特别是关于长期可靠性方面。结合高可靠性防护以防止硬件故障和辐射诱导错误，介绍了不同的固件策略及其在演示器中的集成。
引用
@article{arxiv.1406.5848,
title = {Reliable and redundant FPGA based read-out design in the ATLAS TileCal Demonstrator},
author = {Henrik Åkerstedt and Steffen Muschter and Gary Drake and Kelby Anderson and Christian Bohm and Mark Oreglia and Fukun Tang},
journal= {arXiv preprint arXiv:1406.5848},
year = {2015}
}