基于多变量密码学的拒绝抽样核心 RejSCore

后量子多变量公钥密码学（MPKC）方案抵抗量子威胁，但需要诸如拒绝抽样等重型运算，这对资源受限的设备构成挑战。先前的硬件设计已解决了MPKC签名生成的 various方面，但拒绝抽样在此类上下文中仍 largely未被探索。本文提出RejSCore，这是一个针对后量子密码学中拒绝抽样的轻量级硬件加速器。它特别针对QR-UOV方案，这是美国国家标准技术研究院（NIST）额外数字签名标准化第二轮的突出候选方案。该架构包括一个基于AES-CTR-128的伪随机数生成器。此外，采用轻量级迭代方法进行拒绝抽样，以减少资源消耗和面积开销，同时略微增加延迟。对RejSCore在Artix-7 FPGA和65 nm CMOS技术上的性能进行了全面评估，使用面积-延迟积（ADP）和功率-延迟积（PDP）。在Artix-7和65 nm CMOS上，RejSCore分别实现了2042个切片和464,866~$\mu m^2$的面积，运行频率分别为222 MHz和565 MHz。使用QR-UOV安全等级I的参数（$q = 127$, $v = 156$, $m = 54$, $l = 3$），该核心在8525个时钟周期内完成其运算。ADP和PDP评估确认RejSCore适用于资源受限和安全关键环境的部署。