PrefixRL：使用深度强化学习优化并行前缀电路
机器学习
2022-05-17 v1 人工智能
硬件体系结构
摘要
在这项工作中，我们提出一种基于强化学习（RL）的方法来设计并行前缀电路，例如对高性能数字设计至关重要的加法器或优先级编码器。与先前方法不同，我们的方法纯粹通过带综合回路的学习从空白开始设计解。我们设计了一种基于网格的状态-动作表示以及用于构建合法前缀电路的 RL 环境。在此环境中训练的深度卷积 RL 智能体所生成的前缀加法器电路在 32 位和 64 位设置下分别以相同延迟实现比现有基线低 16.0% 和 30.2% 的面积，从而 Pareto 支配现有基线。我们观察到，使用开源综合工具和单元库训练的智能体能够设计出在工业单元库中比商业工具加法器具有更低面积和延迟的加法器电路。
引用
@article{arxiv.2205.07000,
title = {PrefixRL: Optimization of Parallel Prefix Circuits using Deep Reinforcement Learning},
author = {Rajarshi Roy and Jonathan Raiman and Neel Kant and Ilyas Elkin and Robert Kirby and Michael Siu and Stuart Oberman and Saad Godil and Bryan Catanzaro},
journal= {arXiv preprint arXiv:2205.07000},
year = {2022}
}
备注
Copyright 2021 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works