超导量子处理器中 Toffoli 门的实用保真度限制
量子物理
2025-09-09 v1
摘要
高保真度的多量子比特门是近期量子计算的关键资源，因它们支撑量子算法和容错协议的执行。Toffoli 门（CCNOT）在量子纠错和量子算术中发挥核心作用，但其在当前量子硬件上的高效实现仍受噪声和连通性限制的制约。在本工作中，我们对 Toffoli 门进行了面向硬件的表征，使用在 IBM 127 比特超导量子处理器上执行的优化、符合连通性约束的分解方案。我们的研究集成了状态准备、门综合以及量子态/过程态量子态测量（QST/QPT），以评估三类输入状态（Greenberger-Horne-Zeilinger（GHZ）、W 态以及三量子比特计算基态全部叠加态）下的保真度，分别在无噪声模拟、噪声感知仿真和实际硬件执行三种情境下。对于 GHZ 态，我们报告了分别为 98.442%（无噪声模拟）、81.470%（噪声感知仿真）和 56.368%（实际硬件）的状态保真度。对于 W 态，状态保真度分别为 98.739%、79.900% 和 63.689%；对于均匀叠加态，观察到的状态保真度分别为 99.490%、85.469% 和 61.161%。比较 QPT 实验得到的过程保真度分别为 98.976%（无噪声）和 80.160%（噪声感知仿真）。我们的结果经验性地表征了多量子比特电路中的状态相关误差模式，并量化了门分解策略与本机硬件性能之间的权衡，为可扩展、面向硬件的量子电路设计提供了实用见解。
引用
@article{arxiv.2509.05395,
title = {Practical Fidelity Limits of Toffoli Gates in Superconducting Quantum Processors},
author = {M. AbuGhanem},
journal= {arXiv preprint arXiv:2509.05395},
year = {2025}
}