PPAAS: 基于目标条件强化学习的 PVT 与 Pareto 感知模拟电路尺寸设计
信号处理
2025-08-05 v2
摘要
器件尺寸设计是模拟与混合信号电路设计中关键且极具挑战性的一步，需要仔细优化以满足多样的性能指标。在工艺、电压和温度（PVT）变化下，这一挑战进一步加剧，因为 PVT 变化会导致电路行为在不同角点间发生漂移。虽然强化学习（RL）在自动化固定目标的尺寸设计方面展现出潜力，但训练一个能够在 PVT 变化下适应广泛设计指标的泛化策略需要更多的训练样本和资源。为了应对这些挑战，我们提出了一种\textbf{目标条件 RL 框架}，能够跨 PVT 角点高效地进行模拟器件尺寸设计的策略训练，并具备强大的泛化能力。为了提高样本效率，我们引入了 Pareto 前沿支配目标采样，通过从已实现目标的 Pareto 前沿中采样目标来构建自动课程。该策略进一步结合了保守后见经验回放以稳定训练并加速收敛。为了减少仿真开销，我们的框架引入了失败跳过仿真策略。在基准电路上的实验表明，与现有尺寸设计方法相比，样本效率提升了约 1.6 倍，仿真效率提升了约 4.1 倍。代码和基准测试已公开于 https://github.com/SeunggeunKimkr/PPAAS
引用
@article{arxiv.2507.17003,
title = {PPAAS: PVT and Pareto Aware Analog Sizing via Goal-conditioned Reinforcement Learning},
author = {Seunggeun Kim and Ziyi Wang and Sungyoung Lee and Youngmin Oh and Hanqing Zhu and Doyun Kim and David Z. Pan},
journal= {arXiv preprint arXiv:2507.17003},
year = {2025}
}
备注
Accepted to the 44th International Conference on Computer-Aided Design (ICCAD 2025); 9 pages, 10 figures