面向宽输入的 FPGA 基 LUT 推断 - PolyLUT-Add

Binglei Lou; Richard Rademacher; David Boland; Philip H. W. Leong

面向宽输入的 FPGA 基 LUT 推断 - PolyLUT-Add

机器学习 2024-09-17 v2 人工智能硬件体系结构

作者: Binglei Lou , Richard Rademacher , David Boland , Philip H. W. Leong

摘要

FPGA 作为在边缘部署深度神经网络（DNN）的技术具有独特优势。基于查找表（LUT）的网络直接使用 LUT 来建模神经元，有助于实现超低延迟和高面积效率。然而，LUT 资源随 LUT 输入数量的指数级增长，限制了 PolyLUT 只能处理小型 LUT 大小。本工作引入了 PolyLUT-Add，一种通过将 A 个 PolyLUT 子神经元通过加法组合来增强神经元连接性以提高准确性的技术。此外，我们描述了一种新型架构来提高其可扩展性。我们在 MNIST、Jet 亚结构分类和网络入侵检测基准测试上评估了我们的实现，发现对于相似的准确率，PolyLUT-Add 相较于基线方法实现了 2.0-13.9 倍的 LUT 减少，同时延迟降低 1.2-1.6 倍。

关键词

FPGA LUT 推断深度神经网络 PolyLUT-Add MNIST 网络入侵检测

引用

@article{arxiv.2406.04910,
  title  = {PolyLUT-Add: FPGA-based LUT Inference with Wide Inputs},
  author = {Binglei Lou and Richard Rademacher and David Boland and Philip H. W. Leong},
  journal= {arXiv preprint arXiv:2406.04910},
  year   = {2024}
}

备注

The source code for this paper is available at: https://github.com/bingleilou/PolyLUT-Add

面向宽输入的 FPGA 基 LUT 推断 - PolyLUT-Add

摘要

关键词

引用

备注

相关论文