PMEvo：基于进化优化推断乱序处理器端口映射的可移植方法
硬件体系结构
2020-04-22 v1 性能
摘要
在计算机系统中实现峰值性能需要对系统的每一层（无论是硬件还是软件）进行优化。详细了解底层硬件，尤其是处理器，对于优化软件至关重要。处理器性能的一个关键标准是其在指令级并行方面的能力。该能力由处理器的端口映射决定，端口映射描述了每条指令对应的处理器执行单元。处理器制造商通常不公开其微体系结构的端口映射。尽管存在从实验中自动推断端口映射的方法，但它们基于特定于处理器的硬件性能计数器，而这些计数器并非在每个平台上都可用。我们提出 PMEvo，一个仅基于测量短指令序列执行时间自动推断端口映射的框架。PMEvo 使用一种进化算法，以表述为线性程序的分析式吞吐率模型来评估候选映射的适应度。我们的原型实现推断出了英特尔 Skylake 体系结构的端口映射，其预测指令吞吐率的精度与现有工作相当。此外，它还为 AMD 的 Zen+ 体系结构和 ARM Cortex-A72 体系结构找到了端口映射，而这超出了现有技术的能力范围。
引用
@article{arxiv.2004.10044,
title = {PMEvo: Portable Inference of Port Mappings for Out-of-Order Processors by Evolutionary Optimization},
author = {Fabian Ritter and Sebastian Hack},
journal= {arXiv preprint arXiv:2004.10044},
year = {2020}
}
备注
15 pages, accepted at PLDI'20